随着逻辑芯片越来越先进，我们看到引脚数、功耗和 BGA 封装结构也相应增加和复杂。然而，对于大多数模拟、混合信号、功率和射频器件来说，功率和引脚数在电气性能和可靠性面前都是次要的。这些器件主要采用传统（16 nm）工艺节点制造，往往只有少量的输入输出（ I/O ）脚数连接和成组电源连接。在既有严苛的电气性能要求，又对芯片外形尺寸、薄型占位面积要求尽量小的应用中，QFN 封装（方形扁平无引脚封装）由于具有良好的电和热性能、体积小、重量轻成为许多IC设计工程师的理想选择，但QFN也给测试和测量过程带来了一些挑战。

　　QFN封装使用传统的引线键合和模塑封装技术来保护硅芯片。它们还在外围使用 接近芯片级 焊盘布局，以及大型 ePad 或 外露焊盘。由于电气焊盘完全包含在模塑封装体的轮廓内，QFN 解决了先前 QFP 和 SOIC 封装技术在运用时遇到的可操作性和可靠性方面的许多难题。QFN封装的底部中央位置通常有一个大面积裸露焊盘用来导热，这个焊盘可做直接散热通道，用于传导封装体内芯片工作产生的热量；焊盘经过表面贴装后直接焊接在电路板(PCB: printed circuit board)上，PCB散热孔可以把多余的功耗扩散到铜接地板中吸收多余的热量，极大提升了芯片的散热性。

　　QFN器件的测试与测量评估可确保在数十万次插入后仍能保持稳定可靠的性能，同时保持极为干净的信号路径。在许多情况下，被测芯片器件（DUT）的射频要求超过10GHz或更高的射频要求。在这种情况下，测试团队必须仔细管控电感参数，以及保证足够低的接触电阻。与此同时，还必须尽量降低成本。

　　为了平衡这些需求，工程师们寻求一种信号路径短、受控性强、机械结构坚固的测试插座解决方案。采用的测试插座机械结构中需要特别考虑的是用于连接插座和自动测试设备 (ATE) 的 PCB 电路板表面焊盘的磨损率。PCB电路板的成本昂贵，通常在 50,000 至 75,000 美元。如果测试插座造成焊盘损坏，测试操作团队可能需要重新电镀PCB线路板的表面焊盘，更糟的情况下甚至可能需要更换整个印刷电路板，因此测试插座对表面焊盘的磨损要尽可能的小。

　　史密斯英特康最新发布的Kepler（开普勒）刮擦测试插座克服了传统垂直弹簧探针和悬臂擦洗触点设计所带来的挑战，主要应用于测试高性能计算机、可穿戴设备以及汽车芯片，将测试性能和可靠性提升到了一个新的水平。

　　Kepler 刮插测试插座可同时兼顾当今先进QFN 封装集成电路的电气目标和大批量制造 (HVM) 要求。这款测试插座专为手动、台式和 HVM 生产测试而设计，可在一个行程中实现双轴运动，为 20GHz以下的测试应用提供市面同类产品最佳的电气长度、电感和接触电阻。Kepler触头的 X-Y 轴运动可击碎表面氧化物，对 PCB 负载板焊盘的影响与垂直弹簧探头相同，可进行数十万次循环使用，几乎无需维护，提供稳定可靠的接触，而且对 PCB Pad的磨损降至最低。Kepler 测试插座与市场主流的QFN刮擦测试插座解决方案兼容，可在短时间内实现高要求的大批量 IC 应用的需求。

　　接触寿命长、磨损低，经测试可插入超过500K次为Matte Tin 和 NiPdAu pads提供可靠连续的接触，低接触电阻 (CRES)出色的信号完整性适用于各种测试应用与现有 PCB 插座尺寸和测试硬件相匹配，从而为客户节省成本可现场维修，易于清洁和维护低介电常数、低CLTE、卓越的挠曲模量允许 PCB 上部元器件靠近被测器件，以获得更好的信号性能和减少信号损耗

　　随着芯片更新变得越来越快、越来越复杂，评估和鉴定流程也在不断发展，以便在更短的测试时间内提供更高的测试可靠性。为了实现这些目标，史密斯英特康新一代Kepler刮插测试插座采用了优化设计和卓越的机械性能，以帮助芯片公司快速将产品推向市场。