DIP封装更大，更容易手工焊接（更适合爱好者），而BGA封装不能手工焊接，需要特殊设备才能组装到

　　BGA封装具有最高的引脚密度，这意味着它们在PCB上占据最小的空间，这对于大多数现代高端电子产品（如智能手机）来说是必不可少的。然而，拥有如此高密度的封装意味着需要特殊技术将所有信号路由到PCB上。

　　一般来说，层数越多，特性容差越小，电路板布线就越容易。然而，更多的层和更严格的公差通常也会使电路板更昂贵（并且制造更慢）。

　　其中一个决定因素是预期的产品量——预计会生产多少块这样的板？对于大批量产品，为了降低每个PCB的成本，花费额外的精力使用尽可能少的层仔细布线可能是值得的，而对于小批量产品，花费额外的时间布线到更少的层的劳动力成本是不合理的。

　　还有必要检查您的PCB制造商的能力，以及他们实际上是否能够生产出符合您设计规格的电路板，即他们的最小走线宽度、走线间距、钻孔尺寸和环形圈规格（以及他们能够生产的最大电路板层数）。

　　另一个因素是阻抗要求，以及是否有任何（许多）走线需要特定的阻抗，因为走线宽度、走线间距和层叠将决定走线阻抗。此外，不言而喻，电路板的一些内层将是电源参考层（用于恒定阻抗）；请检查我们的高速设计文章如果您对此还不熟悉的话。

　　一些BGA（如微处理器单元（MPU））具有多个电源域，电路板内层的电源层通常会根据芯片特定区域使用的电源连接分成不同的部分。例如，DDR存储器可以在特定的电压下工作，并且将具有跨越DDR芯片以及MPU的DDR部分的电源位置，而SD/eMMC部分将在不同的电压下工作，并且具有跨越该存储器和MPU的该部分的自己的电源位置。

　　相关引脚下方的正确电源层对于阻抗匹配很重要，但也使这些引脚的布线变得容易，因为它们只需要一个向下到电源层的过孔（而不是在BGA区域之外布线的走线）。

　　有时，IC数据手册会提供一些关于设计规则的建议，例如ST微MP1应用笔记中关于该设计入门的摘录：

　　一般来说，检查零件文件中的任何设计要求或建议都是强制性的。对设计的某些部分的布线也可能有特定的设计约束，例如DDR连接上的阻抗和间距要求。

　　从库中提取PCB封装外形时，有必要检查导入器件的BGA焊盘尺寸——一般来说，这些尺寸应该是BGA球直径的80%，但导入封装外形时并不总是如此设置。

　　BGA芯片几乎总是需要去耦电容，可能还需要靠近芯片放置校准电阻（通常在其正下方），因此确定这些电容的封装尺寸也是一个重要步骤，应该提前完成。同样，封装尺寸越小，走线就越容易，但PCB组装所需的设备和工艺就越先进（因此可能更昂贵）。

　　决定设计规则时，另一个要检查的来源是芯片的参考设计板。无论使用何种PCB设计软件，制造商通常都会提供电路板Gerber文件，可以使用ViewMate等Gerber查看软件打开并检查这些文件。层数、轨道宽度、轨道间距和通孔尺寸都可以检查。

　　另一个潜在的设计决策是是否使用盲过孔和/或掩埋过孔，这同样更昂贵，但也使更高密度的设计更容易（甚至可能）。焊盘通孔技术是另一种可用于增加密度的技术，但是成本也较高。

　　决定设计规则时，另一个要检查的来源是芯片的参考设计板。无论使用何种PCB设计软件，制造商通常都会提供电路板Gerber文件，可以使用ViewMate等Gerber查看软件打开并检查这些文件。层数、轨道宽度、轨道间距和通孔尺寸都可以检查。

　　一些BGA具有选择性填充的球，其中BGA上的一些球位置未被使用，以便创建用于路由轨道的逸出通道。

　　一种用于增加从内部行逸出的迹线的密度的技术可以是以这样一种方式布置通孔，以便产生一个通道，在该通道中多个迹线可以非常接近地被引出：

　　作为最后一个提示，有时不要将相邻的芯片（如MPU和DDR）放得太近会有所帮助，以便为长度匹配的蛇形线留出足够的空间，这些蛇形线通常会占用您可能认为的更多空间。

　　声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表电子发烧友网立场。文章及其配图仅供工程师学习之用，如有内容侵权或者其他违规问题，请联系本站处理。举报投诉

　　上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以

　　的美观度和其生产成本的高低，同时还能体现出电路性能和散热性能的好坏，以及是否可以让器件的性能达到最优等。 在上

　　工作对于很多工程师来讲就是连连看，而且还是一项非常枯燥乏味的工作。这其实只是一个初级的认知，一位优秀的

　　工程师还是能做很多工作并能解决很多产品设计中的问题的。本文结合一些大厂的设计规则以及部分的技术文章，将分享一些

　　的美观度和其生产成本的高低，同时还能体现出电路性能和散热性能的好坏，以及是否可以让器件的性能达到最优等。 本篇

　　（Layout）的好坏将直接影响到整个系统的性能，大多数高速的设计理论也要最终经过 Layout 得以实现并验证，由此可见，

　　/SLOT（插槽）；但原理基本是相同的。1. 信号定义说明信号名功能备注CK/CK# 系统时钟

　　，有以下基本要求：（1）QFP、SOP等封装的矩形焊盘出线，应从PIN中心引出（一般采用铺shape）（2）

　　上常用的组件，通常 CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以

　　，而飞线很细往往容易被网格和丝印层的线条盖住，使我们看不见飞线而漏掉要布的线。这里有三种检查方法。

　　上常用的组件，通常CPU、NORTH BRIDGE、SOUTH BRIDGE、AGP CHIP、CARD BUS CHIP…等，大多是以

　　中占有举足轻重的地位，设计成功的关键就是要保证系统有充足的裕量。要保证系统的时序，线长又是一个重要的环节。

　　的速度。同样重要的是，路由器将能够快速计算和处理许多情况，这会减慢设计人员尝试手动路由的速度。

　　器件如何走线？资料下载的电子资料下载，更有其他相关的电路图、源代码、课件教程、中文资料、英文资料、参考设计、用户指南、解决方案等资料，希望可以帮助到广大的电子工程师们。

　　的美观度和其生产成本的高低，同时还能体现出电路性能和散热性能的好坏，以及是否可以让器件的性能达到最优

　　的美观度和其生产成本的高低，同时还能体现出电路性能和散热性能的好坏，以及是否可以让器件的性能达到最优等。在上

　　放置校准电阻（通常在其正下方），因此确定这些电容的封装尺寸也是一个重要步骤，应该提前完成。同样，封装尺寸越小，走线就越容易，但

　　的美观度和其生产成本的高低，同时还能体现出电路性能和散热性能的好坏，以及是否可以让器件的性能达到最优等。在上

　　AMD Versal AI Edge自适应计算加速平台之PL通过NoC读写DDR4实验(4)

　　MAX4950中文资料,pdf datasheet (四通道PCI Express均衡器/转接